[미디어펜=조우현 기자]삼성전자가 현재 개발 중인 11나노미터(nm·1nm=10억분의 1m)급 D램, 9세대 V낸드플래시를 통해 메모리반도체 사업에서 '초격차'를 유지하겠다는 포부를 밝혔다.

이정배 삼성전자 메모리사업부장(사장)은 17일 삼성전자 반도체 뉴스룸에 올린 기고문 ‘삼성 메모리의 혁신, 무한한 가능성을 열다’를 통해 “D램과 낸드플래시의 집적도를 극한의 수준으로 높여나가겠다”며 이 같이 밝혔다.

[$img2]

이어 “현재 개발 중인 11nm급 D램은 업계 최대 수준의 집적도를 달성할 것”이라며 “9세대 V낸드는 더블 스택 구조로 구현할 수 있는 최고 단수를 개발 중”이라고 강조했다.

더블스택은 쌓아 올린 저장 공간의 전기적 연결을 돕는 구멍을 두 번에 나눠 뚫어 낸드플래시를 만드는 것을 의미한다. 

삼성전자는 현재 8세대 V낸드(236단)에 더블스택을 적용 중이다. 280~290단대로 예상되는 9세대 V낸드에서도 트리플스택이 아닌 더블스택을 활용해 생산성을 높이겠다는 뜻이라고 업계는 보고 있다. 

이 사장은 “내년 초 9세대 V낸드 양산을 위한 동작 칩을 성공적으로 확보했다”고 덧붙였다.

또 “앞으로 다가올 10나노 이하 D램과 1000단 이상 V낸드 시대에는 새로운 구조와 소재의 혁신이 매우 중요하다”며 신기술에 대해서도 언급했다.

그는 “D램은 3D 적층 구조와 신물질을 연구 개발하고 있고 V낸드는 단수를 늘리면서도 높이는 줄이고 셀 간 간섭을 최소화해 업계에서 가장 작은 셀 크기를 구현하는 강점을 고도화할 것”이라고 설명했다. 

그러면서 “V낸드의 입출력 스피드를 극대화하기 위해 신구조 도입을 준비하는 등 새로운 가치 창출을 위한 차세대 혁신 기술을 착실히 개발 중”이라고 했다.

고성능 D램 시장을 선도하겠다는 의지도 나타냈다. 이 사장은 “향후 고용량 D램 라인업을 지속 확대해 1테라바이트(TB) 용량의 모듈까지 구현할 수 있는 솔루션으로 확장해 나갈 것”이라고 강조했다.

이어 “여기에 한 걸음 더 나아가 CXL 메모리 모듈(CMM) 등의 새로운 인터페이스를 적극적으로 활용해 메모리 대역폭과 용량을 원하는 만큼 확장하는 미래를 꿈꾸고 있다”고 소개했다.

인공지능(AI) 시장 확대로 급부상한 고대역폭 메모리(HBM)에 대한 자신감도 나타냈다. 

그는 “다년간의 양산 경험을 통해 검증된 기술력과 다양한 고객과의 파트너십을 적극적으로 활용해 최고 성능의 HBM을 제공하고 향후 고객 맞춤형 HBM 제품까지 확장하는 등 최상의 솔루션을 공급할 것”이라고 강조했다.

이어 “메모리 병목현상 개선을 위해 데이터 연산 기능을 메모리 칩 내부 혹은 모듈 레벨에서 구현하는 PIM, PNM 기술을 HBM, CMM 등의 제품에 적용, 데이터 연산 능력을 획기적으로 개선하는 동시에 전력 효율을 높이는 데 집중할 것”이라고 밝혔다. 

이 사장은 “서버 스토리지 역시 응용처에 따라 용량을 변화시키고, 페타바이트(PB)급으로 확장할 수 있는 PB SSD를 곧 선보일 예정”이라고 덧붙였다.

한편, 삼성전자는 오는 20일(현지시간) 미국 실리콘밸리에서 ‘삼성 메모리 테크 데이 2023’을 열고 최신 메모리 반도체 기술과 제품, 미래 전략을 소개할 예정이다.